門控時鐘-實際研究

2010年7月3日 

4bit帶使能計數器，包括正沿觸發與負沿觸發；

1.功能仿真：

1.電路結構與仿真波形：

2. 插入帶latch的ICG（集成門控）：

1.綜合腳本：

2. 門控綜合結果：

3.仿真波形：

3.插入不帶latch的ICG：

1. 綜合腳本：

1.需要查找庫中是否存在不帶Latch的ICG；

2. 需要分別選擇上升沿觸發寄存器和下降沿觸發寄存器的對應門控單元；

3.腳本：

2.綜合結果：

3.仿真時序圖：

4. 注意點：

1.有上升沿輸出的使能（這個使能只要是通一個時鐘輸出的上升沿信號組合出來的都可以）控制上升沿促發的寄存器才可以插入上升沿類型的ICG；

2.只有下降沿輸出的使能（這個使能只要是通一個時鐘輸出的上升沿信號組合出來的都可以）控制下降沿促發的寄存器才可以插入下降沿類型的ICG；

3.如果要使用上升沿組合成的使能來門控下降沿的門控或反之，則需要手工例化ICG，或寫門控邏輯來門控。

4. 如果在綜合腳本改成下面的腳本，綜合會保持，結果會插入帶latch結構的ICG；

4.插入帶latch的分立門控：

1.門控綜合腳本：

2.門控綜合結果：

3. 仿真波形：

5. 插入不帶latch的分立門控：

1.綜合腳本：

2.綜合結果：

3.仿真波形：

4. 注意點：

1.只有上升沿輸出的使能（這個使能只要是通一個時鐘輸出的上升沿信號組合出來的都可以）控制上升沿促發的寄存器才可以插入上升沿類型的CG；

2.只有下降沿輸出的使能（這個使能只要是通一個時鐘輸出的上升沿信號組合出來的都可以）控制下降沿促發的寄存器才可以插入下降沿類型的CG；

3. 如果要使用上升沿組合成的使能來門控下降沿的門控或反之，則需要手工例化CG，或寫門控邏輯來時序。

6.遺留問題

1.門控cell的選擇加上路徑看看。

2. DC會保證En在上升沿和下降沿之間？