新聞中心 NEWS CENTER
門控時鐘-理論分析
門控時鐘-理論分析
門控時鐘-理論分析
2010年7月5日
門控的基本要求：
1. 所需要的沿（對于正沿觸發的寄存器是正沿，對于負沿觸發的寄存器是負沿）不增加，不減少；
1. 不會產生毛刺；
1. 使用后功耗要能夠降低；
1. 最好面積還會減小。
1. 上升沿觸發的門控時鐘的結構研究：應用與上升沿觸發的寄存器的門控。
1. 直接與門結構：
1. 高電平使能Latch + 與門結構：
1. 低電平使能Latch + 與門結構：
1. 波形研究：從下面的波形可以看出：
1. 如果En信號的上升沿在時鐘的上升沿和下降沿之間的話，則結構1與結構2都會多產生一個時鐘沿；見波形中的Error。
1. 如果En的下降沿在時鐘的下降沿和上升沿之間，則很容易產生一個毛刺；
1. 結構3是符合我們需要的，上升沿沒有丟失或減少。所以DC在正沿觸發的寄存器前插入的都是這類CG；
1. 下降沿觸發的門控時鐘的結構研究：應用與下降沿觸發的寄存器的門控。
1. 或門結構：
1. 低電平使能Latch + 與門結構：
1. 高電平使能Latch + 與門結構：
1. 波形研究：從下面的波形可以看出：
1. 如果En信號的上升沿在時鐘的下降沿和上升沿之間的話，則結構1與結構2都會多產生一個時鐘沿；見波形中的Error。
1. 如果En的上升沿在時鐘的上升沿和下降沿之間，則很容易產生一個毛刺；
1. 結構3是符合我們需要的，下降沿沒有丟失或減少。所以DC在負沿觸發的寄存器前插入的都是這類CG；
1. 特殊情況分析：
1. 如果En信號的上升沿和下降沿都能保證在時鐘的低電平區域，則與門結構可以作為門控來使用：
分析：
1. 如果En是ClkSrc時鐘域的寄存器負沿觸發輸出的信號，或者產生En的信號都是ClkSrc時鐘域負沿觸發產生的信號；
則通過合適的約束，可以做到En的沿都在時鐘的低電平區域。
1. 如果從功能上可以確認，En的沿都在時鐘的低電平區域，則也可行。
1. 這種結構不管是對上升沿觸發的寄存器或者對下降沿觸發的寄存器都是有效的。
1. 如果En的上升沿和下降沿都能保證在時鐘的高電平區域，則或門結構可以當成門控來使用：
分析：
1. 如果En是ClkSrc時鐘域的寄存器正沿觸發輸出的信號，或者產生En的信號都是ClkSrc時鐘域正沿觸發產生的信號；
則通過合適的約束，可以做到En的沿都在時鐘的高電平區域。
1. 如果從功能上可以確認，En的沿都在時鐘的高電平區域，則也可行。
1. 這種結構不管是對上升沿觸發的寄存器或者對下降沿觸發的寄存器都是有效的。
1. 這種結構綜合的時候一般會綜合成：一些這種結構；這種結構面積會小一點15%左右；但功耗會稍大一點；所以需要具體情況具體分析；
1. 綜合分析：
1. 使用Latch為基礎的門控結構：
1. 優點：很明顯，就是對En的沿的位置沒有特殊要求。
1. 缺點：
1. 功耗收益：對寄存器數目比較少的門控效果就不明顯，甚至會使功耗增加。比如3個或以下寄存器的門控效果就比較差。
1. 面積收益：而且由于Latch的面積比較大（相當于5個門左右，而寄存器則相當于7個門左右），所以整個門控結構面積差不多是一個寄存器大小。所以對于面積的收益上來說，Latch結構的門控用在門控多個寄存器（一般是4個或以上）才有收益。
1. 使用與門，或門的門控結構：
1. 優點：
1. 功耗收益：或門或與門的功耗顯然比Latch要小得多。所以在驅動一個寄存器的門控都有收益。而且在時鐘需要觸發的時候不至于增加太多功耗。
1. 面積收益：一個或門或與門（相當于1.2個Gate）的面積比一個MUX的面積（相當于2.2個Gate）要小，所以從面積收益上來說，即使是門控一bit寄存器都還有1個門左右的收益。
1. 1bit門控對比分析：
1. 不使用門控的情況：
1. 時鐘端輸入電容（以tower庫dfcfq1為例)：0.002pF
1. 時鐘端反轉短路功耗：0.00948pJ；
1. 使用非與非門控的情況：
a. 跟時鐘有關的輸入電容：反相器+與非門：0.003+0.001=0.004pF
a. 時鐘端短路功耗：0.00198-0.000918+0.0013=0.0023pJ
1. 使用非或門情況：
1. 四種門控情況功耗對比與面積對比：
En==0，時鐘1MHz
En==1，時鐘1MHz
從上面的表格我們可以看出
1. 使用或非門的功耗是最小的；但由于綜合工具會把這個電路綜合成非與非門結構，所以要使用這種結構的話需要使用庫中的或門來例化，同時對這個或門dont_touch；
注意：不要對或門前的非門進行例會或dont_touch；
1. 面積是使用非與非門最小的；
1. 使用Latch的門控雖然在En==0時有功耗收益，但在En==1時功耗增加太大；而且面積也比沒有門控的大；
